Translation of a Japanese patent Translated by George Kon(6/27/1997): Reviewed by Have San

Hel-07-158458 (Sumitomo Sitts) May 31, 1995

Title: Silicon single crystalline wafer and method for manufacturing

Objective: Silicon wafer having no defects on all wafer area.

Method: In growing CZ silicon crystal, the V/G value is maintained at 0.2-0.22 mm²/deg.C-min from the radial center to 30 mm from the crystal periphery, and within 30mm from the periphery also maintained at 0.2-0.22mm²/deg.C-min or increased steadily toward the crystal periphery; where V and G are, respectively, the pull rate in mm/min and average social temperature gradient from the silicon melting point to 1300 deg.C. Under these crystal growth conditions OISF-ring collapses into the radial center, and dislocation clusters which form generally outside the OISF-ring do not occur in the whole silicon wafer.

Claims of the patent application:

Clobs It Silicon single crystal waser characterized by a CZ crystal grown at a low pull rate so that OISF ring is collapsed at the radial center, and further characterized by the elimination of dislocation cluster from the whole silicon waser.

Claim 2. CZ silicon crystal growth method where the V/G value is maintained at 0.2-0.22 mm²/deg.C-min from the radial center to 30 mm from the crystal periphery, and within 30mm from the periphery also maintained at 0.2-0.22mm²/deg.C-min or increased steadily toward the crystal periphery, where V and G are, respectively, the pull rate in mm/min and average axial temperature gradient from the silicon melting point to 1300 deg.C.

Detailed explanantion of the invention:

[0001] (Application area in the industry)

The present invention pertains to the CZ silicon wafer being employed to manufacture semiconductor devices, and to the method to manufacture the said silicon wafer.

[0002]

[traditional techniques] Silicon waters being employed to manufacture semiconductor devices are made of crystals grown by CZ technique. As well known, in CZ silicon crystal growth, cylindrical single crystal is pulled from silicon melt contained in fused silica crucible. The crystal pull rate is in general in the range 1.0-2.0 mm/min.

[0003]

In CZ silicon wasters, typically OISF ring due to the oxidation induced stacking faults is sometimes generated when oxidized at 1000-1200 deg. C for 1-10 hours. It is well known that the ring radius increases toward the crystal periphery with increase in the crystal pull rate. In silicon wasters being employed for today's LSI manufacturing, the OISF ring is located at the close vicinity of the crystal periphery by pulling relatively fast, e.g., 1.0-2.0 mm/min. (translator's note: 150 mm dio. crystal growth parameters in this Patent).

[0004]

However, in waters made of crystals grown at such a high pull rate, various kinds of microdefects (called grown-in defects henceforth) are present, which degrade gate oxide integrity of MOS devices. Such microdefects are thermally stable, and do not get eliminated during device processing. If they are present in device active surface region, they are known to cause leakage as well (Horikawa et al, Semiconductor Silicon 1994, page 987).

[0005]

With increased level of integration of recent LSI MOS semiconductor devices, whereby the gate oxide thickness decreases, source and drain diffusion depth becomes shallow, it's needed to increase GOI and decrease the leakage carrent. Wasters of crystals grown with high pull rate being applied now for LSI device manufacturing are of not sufficient quality to most the requirements.

[0006]

Recently crystal growth method with a medium rate of 0.2 mm/min or less was proposed in a Patent Application Hei-2-267195. However, wasters grown with the medium-low pull rate have still problematic quality issues to be explained in the following.

[0007] (Issues to be solved by the present Invention) <<<<

in general, the temperature distribution in the crystal is dependent on the hotzone (growth configuration) in the CZ growth chamber. The thermal distribution does not change signicantly if the pull rate is changed. Therefore, in crystals grown at different pull rates with the same hotzone, a relationship between the distribution of the formed defects and the pull rates is observed as seen in Fig. 1. If the hotzone is changed, there is some change in the relationship, but hardly no changes in the general behavior (tendency).

- 1 5

[8000]

in a crystal grown at a medium pull rate of 0.3-0.6 mm/min, OISF ring is present at about R/2 location as seen in Fig.1(A). Material characteristics innerhalb and outside the ring is diffferent; namely outsie the ring region GOI is excellent.

[0009]

inside the ring, however, various kinds of grown-in defects are present, and GOI is not good. In as-grown wafer, IR scattering defects at about 10% /cm^3 are measured by IR LST. These defects supposedly of oxygen precipitates are stable even in high temperature anneal, not eliminated during device processing, persist in the device active, and degrade current leakage characteristics.

[0010]

In the OISF ring, of about several to 10 mm width, high density SFs of about 10^4 /cm^2 degrades the semiconductor characteristics, i.e. leakage. Furthermore, high density oxygen precipitates of 1E8-1E9 /cm^3 are formed in the ring. The nuclei of the oxygen precipitates are thermally stabel, growing even at 1250 deg. C anneal. Thus the ring area degrades the device characteristics after processing.

[0011]

When the pull rate is lowered to 0.6-0.5 mm/min, the OISF ring diam, is somewhat decreased as seen in Fig. 1 (B), forming an OISF disk in the radial center. Outside the OISF disk, dislocation clusters of about 10-20 μ m and 1000 /cm²2 density are formed, which are well known to degrade the semiconductor characteristics.

[0012]

CZ silicon contains oxygen at a level of 1-2E18 atoms/cm^3. As described above, oxygen precipitates during device processing, e.g., 600-1150 deg.C, several tens of hours. Oxygen preipitates degrades device characteristics if present in the device active region, but also getters heavy metallic impurities during device processing.

[0013] Inside the OISF ring region high density copyen precipitates are present, capable of gettering (called IG henceforth); on the other hand, outside the ring where dislocation clusters are formed, IG is not operative due to lack of oxygen precipitation.

[0014]

Thus waters of the medium pull rates, 0.2-0.5 mm/min have OISF ring. They are not suitable for manufacturing high level integration devices, because the defects are present in- and outside the ring as well as in the ring area itself.

[0015]

On the other hand, when the pall rate is lowered less than 0.5 mm/min, the ring disappears at the radial center, and the LSTD defect region immuhalb the ring disappears concurrently. But diclocation clusters are formed in whole water to degrade the device characteristics and to lower IG ability. Therefore, the low pull rate waters are not suitable for the high level integration device applications.

[0016]

Thus CZ wasers to date grown at any pull rates contains harmful defects at least in some part in the radial direction, and non-defects wasers in the whole area have not been produced.

[0017]

The objective of invention is to provide high quality wafer without defects in the whole wafer and a method to produce such wafers as well.

[0018] (Method to solve the problems)

Previously present inventors obtained important facts regarding to the location of the OISF ring as will be described in the following.

[0019]

in a same type of puller with a same hotzone, OISF ring diameter depends only on the pull rate, decreasing with decrease in the pull rate. In a different puller with a change in the hotzone design, OISF ring diameter is different even at the same pull rate. However, the OISF diameter is determined uniquely by V/G ratio, where V is the pull rate in man/min and G in deg. C/mm) is the average axial temperature gradient in the crystal from melting point to 1300 deg. C. By controlling the V/G value, it's possible to form the OISF ring of an arbitrary diameter or eliminate it.

[0020]

Although it's possible to control the OISF ring dismeter by controlling V/G values, it has been impossible to eliminate the growin defects including LSTDs and dislocation clusters.

[0021]

Therefore present inventors investigated effects of the V/G value on the defects distribution as in the following. Temperature distribution was obtained by means of global thermal analysis in case that the solid-liquid interface exists at the distance of 100, 200, 300, and 400 mm from the crystal shoulder. Unless effect of the convections in the melt on the temperature distribution was taken into account, the s-I interface shape might be different from the actual, which would lead somewhat different temperature gradient in the solid from the actual, especially in the high temperature region in the vicinity of the s-I interface. In order to improve the issue in the calculation and to obtain an accurate temperature distribution at the high temperature, the s-I interface shapes at the various crystal lengths mentioned were measured from the actual crystal. Assuming silicon melting point at the said measured s-I interface and the temperature distribution on the crystal surface from the thermal analysis as the boundary conditions, temperature distribution inside the crystal was re-calculated taking. Then radial distribution of the axial temperature gradient (at the s-I interface) was calculated. Fig.2 shows defects distribution in a plot of V/G vs. radius of the crystal.

[0022]

As indicated in Fig.2, at V/G < 0.20 mm²/⁶ C.min, dislocation clusters are formed in all radial positions. As the V/G ratio increases from 0.20, different defect regimes occur, i.e., son-defect, OISF ring, and LSTD regimes. In the non-defect regime, the lower limit of V/G is 0.2, independent of radial positions. The upper limit is constant from axis to 30 mm from the crystal periphery at 0.22; in the region from 30 mm to the periphery, it increases

continually from 0.22 toward the peophery. Thus the various defects in different hot zones follows the defects regimes shown in Fig.2.

[0023]

Once hot zone structure and pull rates are given, crystal puller impacts the radial profile of the V/G ratio, shown as broken line in Fig.2. At a pull rate of V₁, the V/G curve passes from LSTD regime where LSTDs form to OISF ring where OISF ring defects from Thus at V₁, an OISF ring is formed at water edge; LSTDs are formed inside the ring. When a lower pull rates, the V/G curves changes as indicated by V₁, V₃, V₄, V₅ in Fig.2, and the radial distribution of the defects is changed.

[0024]

There are several items to point out. First a V/G ratio exists in CZ silicon crystal growth whereby no defects are formed in all radial postions, in other word, it's possible to eliminate all defects in the whole crystal radius. Secondly, in the conventional crystal growth, the V/G curves "tilted" downward toward the crystal periphery at all pull rates (see Fig.2), which have made it impossible to get non-defect in the whole crystal radius.

[0025]

V/G "tilting" downward at the crystal periphery is due the fact that the axial temperature gradient at the periphery is higher vs. at the axis, as will be described later. In other words, at a given pull rate, G increases from the axis to the periphery, causing V/G tilting. Therefore, it's not possible in conventional CZ to eliminate defects in whole wafer although there exist a V/G ratio to eliminate defects in all radial postitions.

_ 丿 ``

[0026]

For example at V=V₁, OISF ring is formed close to the edge, and inside the ring LSTDs are formed. This corresponds to the traditional high pull rate growth. At lower pull rates, V₂, V₃, OISF ring forms in mid radial positions; no defects outside, but LSTDs inside the ring. This corresponds to the case of Fig. 1(A) grown at midium pull rates. At further lower pull rate V₄, OISF are formed in the wafer center region; no defects region outside, but dislocation clusters at the edge region. This corresponds to Fig. 1(B) grown at a medium pull rate. At further lower rate V₃, OISF ring disappears at the axis, and dislocation clusters are formed in the whole wafer. This corresponds to Fig. 1(C) grown at a low pull rate. On the other hand, if V/G is designed to realize at radial center region 0.20-0.22, a value for no defects, dislocation clusters will be formed outside the center region because V/G decreases steadily toward the edge.

[0027]

As described above, although a V/G ratio exists to grow wafers without defects in all radial positions, it's not possible to produce CZ wafers without defects in the whole wafer because the V/G curve "tilts" downward toward the crystal periphery.

[0028]

If the V/G curve is a straight line or tilts upward toward the crystal periphery, it's possible to prevent defect formation in all radial postions. Based on the hypothesis, present inventors carried out investigations and analysis. By designing a proper botzone in the puller, a V/G curve of a straight line or tilting upward toward the crystal periphery can be realized as seen in Fig.2 as solid lines. As a result, no defects are formed in all radial positions of the wafer. Thus the inventors came to the conclusion that defects free wafer can be produced which has been considered impossible to date, and thus the present invention is completed.

[0029]

The present invented silicon single crystal wafer are characterized by a CZ crystal grown at a low pull rate so that OISF ring induced by thermal exidation is collapsed at the radial center, and further characterized by the elimination of dislocation cluster from the whole silicon wafer.

[0030]

The wafer production method is characterized by the CZ silicon crystal growth method where the V/G value is maintained at 0.2-0.22 mm²/deg.C-min from the radial center to 30 mm from the crystal periphery, and within 30mm from the periphery also maintained at 0.2-0.22mm²/deg.C-min or increased steadily toward the crystal

periphery; where V and G are, respectively, the pull rate in mm/min and average axial temperature gradient from the silicon melting point to 1300 deg.C.

[0031]

[Function of the invention] Walcus of this invention are of low pull rate; OISF ring disappears at the axis, no OISFs nor LSTDs are present which occur inside the ring; dislocation clusters are not present which occur outside the ring;

thus high quality wasters are obtained without any harmful defects in whole waster.

[0032]

In the wafer production method of the present invention, temperature distribution in the CZ hotzone is designed so that V/G curve lies inside the no-defects formation regime, lower limit being a constant value of 0.20; upper limit a constant 0.22 from axis to 30 mm from the periphery; steadily increasing from here to the periphery. The V/G ratio is 0.20-0.22 from the axis to 30 mm from the periphery; from here to the periphery 0.20-0.22 or increasing steadily toward the periphery. Thus the low pull rate crystals can be grown where OISF ring disappears at the axis and no dislocation cluster is formed.

(0033]

In general the the social temperature gradient in peripherial region is higher compared to the crystal at the socia. The reason is as follows: Heat source in the growth system is at the crystal lower section; the crystal upper section and its surrounding area are at lower temperature; the heat generated and flowing in to the s-l interface is dissipated through the crystal axis as well as to the crystal periphery and thus crystal is cooled during growth process; radiation heat loss from the crystal surface is larger in a puller in which the crystal is cooled faster; therefore the temperature gradient at the peripherial region is in general higher than at the center. In a crystal being grown at a constant pull rate in a conventional puller of fast cooling, the V/G ratio from the periphery to the center decreases. In such CZ growth conditions, even if the V/G ratio is in a non-defects regime in the central region as seen in Fig.2, in the outer region toward the periphery the V/G ratio lies outside the non-defects regime and gets into defects regime of dislocation cluster formation; thus dislocation clusters form unavoidably.

[0034]

Contrarily, in a CZ growth configuration in which crystal cools slowly, heat flows mostly apward even from the periphery; and temperature at the crystal surface near the s-l interface can become relatively higher (compared to the center) does to radiation from the melt, quartz crucible and heater so that the temperature gradient at the periphery region becomes lower than at the center region. But due to radiational heat loss from the surface, lowering of the temperature gradient at the periphery is limited. Thus in a CZ growth configuration in which crystal cools slowly. V/G ratio is constant along the radius or increases slightly toward the periphery, but without indefinite increase. By using such crystal growth configuration, if V/G ratio at the radial eneter region is controlled in non-defects regime, the V/G ratio does not set out of the non-defects regime at all radial positions. This condition enables to produce crystals in which the OLSF ring disappears in the radial center, and dislocation clusters are not formed.

f00357

The axial temperature gradient at high temperature section close to the melting point is not always constant, but changing slightly from the seed to the tail end. The reason is as follows: heater power changes to keep the crystal dismeter constant; steady changes in the crystal length and melt amount; thus thermal environement in CZ growth system changes steadily, and heat flux in the crystal changes. Therefore in the conventional CZ technique, the axial temperature gradient and V/G change as the crystal growth proceeds, defects and its distribution slightly change along the crystal direction (refer to Fig.3).

[0036]

in this invention, the pull rate V is adjusted in order to keep the V/G ratio constant (refer to Fig.5). This makes it possible to grow crystals without any defects in full length. Crystal diameter is controlled in the conventional way when the pull rate is adjusted to control the defects. In other words, the heater power adjustment (for diameter control) and additional pull rate modulation around the target onenecessary to achieve defect control, where pull

rate is changed every-few seconds, does not change the average pull rate, and thus the target V/G is maintained. Formation of defects is not affected with such a short term changes in the pull rate.

[0037]

[Practical embodiment] Practical embodiments are described in the following.

[0038]

A CZ puller with 18" quartz crucible and graphite susceptor, capable of growing 6" diameter crystal was employed. A total thornal analysis was made of the hotzone including height of the graphite susceptorrelative to the hoster, distance between the melt surface and the tip of a conical heat reflector mad of graphite, 5 mm thick with an opening 200 mm in diameter, and heater insulation pack. The hotzone configuration was decided in order to keep the V/G ration constant in the center region up to 30 mm from the periphery, and keep it steadily increasing from 30 mm from the periphery toward the periphery. Results of the calculation (V/G vz. Radius) is shown in Fig.3, where 0, 100, 200, ...700 mm are the crystal lengths.

[0039]

After the above conditions were decided, the 18" crucible was charged with 65 kg high purity poly crystalline silicon doped with boron, and melted down. 150 mm diameter crystal of <100> orientation, 1300 mm long was grown at a low pull rate of 0.45 mm/min.

[0040]

Crystal was cut parallel to the axis in slabs, I mm thick; etched off in a mixture of HF and HNO, to eliminate the machining strain, then etched in dilute HF, rinsed in high purity DI water, and then dried. The sample was annealed at 800° C /4 h + 1000° C /16 h in dry oxygen. The defects formation and distribution were investigated by x-ray topography. The defects distribution is shown in Fig.4. The observed defects distribution corresponds to the calculated results shown in Fig.3, to be described below. The numbers in Fig.4 are the crystal lengths, and corresponds to the crystal lengths in Fig.3.

[0041]

The V/G ratio is about constant from the sois to 45 mm where G is the average social temperature gradient floor the melting point to 1300° C; V/G increase steadily from 45 mm to the edge. The 45 mm from the sois is 30 mm from the edge.

[0042]

As a result of the V/G adjustment, V/G was less than 0.20 in the central region at 200 mm crystal length from the seed end, and dislocation clusters were formed in the whole radius. From 200 to 500 mm length, the V/G ratio was 0.22-0.20. Especially close to 400 mm length the V/G ratio is 0.22-0.20 from axis to 45 mm, increasing steadily toward the edge, and within the no-defects regime in whole radius; the result is that no harmful grown-in defects in terms of OISF ring, LSTDs and others are present in all radial positions. From 500 mmm to the tail end, V/G ratio is larger than 0.22 at the crystal axis, OISF ring is formed, and LSTDs inside the ring.

[0043]

Based on the results described above, the V/G ratio close to 400 mm length of the experimental example is extended to the whole crystal length as shown in Fig.5. In other word, the pull rate V is adjusted so that the V/G ratio is maintained at 0.22 - 0.20 from axis to 45 mm, steadily increasing from 45 mm toward the edge. Except the pull rate, other crystal growth parameters were kept the same, and a 6" boron-doped <100> crystal of 1300 mm length was grown. Defects distribution in crystal were investigated in a same fashion as in the Example described previously. From seed to opposit end, no defects in terms of OISF ring, LSTDs and dislocation clusters were present.

[0044] (Effectiveness of the invention)

As described above, single crystalline silicon wafers of this invention do not contain, in the whole radius, my grown-in harmaful defects (LSTDs, OISF ring, dislocation clusters), which are thermally stable and degrade the gate oxide reliability or cause leakage if present in the device active region. The wafers of this invention prevent

degradation of (device) characteristics in high level integration devices, and contribute to the progress in manufacturing semiconductor devices.

Due to the water production method of the present invention, it's possible to produce easily high quality CZ silicon waters.

[Brief Explanation of Figures]

[Fig.1]

Schematic showing defect distribution in CZ silicon wafers.

[Fig.2]

V/G vs. weller radius; defect distribution is depicted. Effect of the V/G curve and its slope on defects formation is shown.

[Fig.3]

V/G vs. waser radius showing defects distribution. Effect of the V/G levels on defects distribution is shown at various crystal length of the Example in the invention in which the pull rate was kept constant (0.45mm/min).


-) `

[Fig.4]

Schematic of defects distribution of longitudial section of the Example 6" diameter crystal (investigated by X-ray topography).

[Fig.5]

V/G vs. wafer radius and defects distribution. V/G curve to prevent (grown-in harmful) defects in the whole length of crystal is shown (refer to the Section [0043]).



020 公開特許公報 (A)

特開平8-330316

(43)公嗣日 平成8年(1996)12月13日

FI HOLL 21/322 C30B 15/22 29/06	技術表示能所 Y
	C30B 15/22

審査数次 未開次 耐水項の数2 FD (全 7 頁)

(21)出版委号

· 特配平7-158458

(22) 出版日

平成7年(1995) 5月31日

(71)出版人 000205351

住友シチックス株式会社

具主菜尼崎市京്町1套地

(72) 発明者 宝菜 正接

在實際符為都在北町大字上小田2201条地

住友シチックス株式会社九州等英所内

(72) 癸勞否 製田 柴油

安黄条件品部江北町大学上小田2201条地


(74)代程人 为理士 全局 元章 (外1名) - --

(54) 【発明の名称】・・シリコン単結晶ウェーハおよびその製造方法

(57) (契約)

【目的】 全面にGrown-in大路のないシリコン単結晶ウ ェーハを提供する。

【模式】 チョクラルスキー法でシリコン単結晶を育成 する際に、引き上げ速度をV(mm/ein)とし、シリ コン駐点から1300でまでの速度範囲における引き上 げ始方向の結晶内温度勾配の平均値をC(C/mm)と するとき、V/G値を結晶中心位置と結晶外層から30 mmまでの位置との間では0.20~0.22mm1/亡・ min とし、結晶外層から30mmまでの位置と結晶外層 位置との間では0.20~0.22mm²/C·ain とする か若しくは結晶外層に向かって無次増加させる。OSF リングがウェーハ中心部で滑減し、且つリングの外側に 生じるはずの転位クラスタも発生しない。



图图 排外也是实际先生常成 (NONSHINGER) (IVENCHENCH)

---- 本先明这 | 当六年何出

医門 最限ナラステス生産場

【特許請求の範囲】

【請求項1】 チョクラルスキー法により育成されたシ リコン単結晶ウェーハであって、熱酸化処理をした際に リング状に発生する酸化誘起被層大陸がウェーハ中心部 で消滅した低速育成ウェーハであり、且つウェーハ全面 から転位クラスタが排除されていることを特徴とするシ リコン単結晶ウェーハ。

【謂求項2】 チョクラルスキー法でシリコン単結晶を 育成する際に、引き上げ速度をV (mm/sin)とし、 シリコン融点から1300でまでの温度範囲における引 10 【0006】そこで最近になって、引き上げ速度が0.8 き上げ輪方向の結晶内温度勾配の平均値をG(C/m m)とするとき、V/G値を結晶中心位置と結晶外層か ら30mmまでの位置との間では0.20~0.22mm2 /で・min とし、結晶外層から30mmまでの位置と結 長外周位置との間では0.20~0.22mm² /℃・sin とするか若しくは結晶外層に向かって漸次増加させるこ とを特徴とするシリコン単結晶ウェーハ製造方法。

【発明の詳細な説明】

[0001]

用いられるシリコン単誌品ウェーハ、特にチョクラルス キー法(以下CZ法という)により育成されたシリコン 単結晶ウェーハおよびその製造方法に関する。

[0002]

【従来の技術】半導体素子の製造に用いられるシリコン 単結晶ウェーハは主にCZ法により製造されている。C 乙法とは胃知の如く石英坩堝内のシリコン酸液に複雑品 を流け、石英坩堝および種結晶を回転させながら種結晶 を引き上げることにより、円柱状のシリコン単結晶を背 成するものである。このときの引き上げ速度、すなわち 30 は良好である。 単端晶質成速度は通常1.0~2.0mm/min である。

【0003】ところで、このようなCZ法により育成し たシリコン単結晶ウェーハは、熱酸化処理(例えば10 00~1200℃×1~10時間) を受けたときに、リ ング状に発生するOSFと呼ばれる酸化誘起積層大路を 生じることがある。このOSFリングは引き上げ速度が 速くなるにつれて単結晶の外層側へ移動することが知ら れており、現在LSIの製造には、OSFリングが単結 品の最外属に分布するように比較的高速の引き上げ速 度、すなわち1.0~2.0mm/sin で育成された高速育 40 成ウェーハが用いられている。

【〇〇〇4】しかしながら、このような高速で育成され たシリコン単結晶ウェーハには数種の微小欠陥(以下Gr OPG-in欠陥と称す)が存在し、MOSデバイスのゲート 職化膜耐圧特性を劣化させることが明らかになってき た。また、これらのGrown-in欠陥は熱的に極めて安定で あることから、デバイスの製造プロセス中においても消 滅せず、ウェーハ表面近傍の活性領域に残留し、酸化度 新圧特性だけでなく接合リーク特性を劣化させることも 明らかになってきた (例えばY.Horikawa et al.Semicon 50 ように、OSFリングの直径が更に小さくなり、ウェー

ductor Silicon 1994,p987).

【0005】近年LSI等のMOS型高集積半導体素子 の集積度増大に伴ってゲート酸化度が薄膜化され、ソー ス・ドレイン等の拡散層深さが浅くなったため、ゲート 産化膜の絶縁耐圧特性の向上および接合リーク電流の低 減が強く要請されているが、現在LSIの製造に使用さ れている高速管成ウェーハは、これらの特性が劣るた め、最近の特に高い集積度に対しては対応が困難になっ てきた。

mm/ain 以下の中途または低速でシリコン単結晶を育 建する方法が特闘平2-267195号公報により提案 された。しかしながら、このような中途~低速で育成し たシリコン単結晶ウェーハにも下記のような結晶品質上 の問題点がある。

[0007]

【発明が解決しようとする課題】一般に、単結晶内の温 度分布はCZ炉内の構造に依存しており、引き上げ速度 が変化しても、その分布は大きくは変わらない。そのた 【産業上の利用分野】本発明は、半導体業子等の製造に 20 め、同じ構造を有する装置により、引き上げ速度を変化 させて単籍品を育成すると、 図1に示すような引き上げ 速度と欠陥発生分布との関係が見られる。装置が異なる とこの関係は若干変化するが、傾向まで変化することは ない。

> 【0008】引き上げ速度が0.8~0.6mm/ain の中 達育成の場合には、問題(A)に示すように、シリコン 単結晶ウェーハの学径の1/2付近にOSFリングが発 生する。リングの外側と内側とでは物性が異なり、OS Fリングより外側の領域では、ゲート酸化膜の耐圧特性

【0009】しかし、リングより内側の領域では、いく つかの種類のGrown-in欠陥が存在するため、その對圧特 性は良好でない。なかでも結晶資成中に形成されas-gro m状態で赤外トモグラフ法で観察される赤外数乱欠陥が 約108 個/cm³ の密度で発生する。 職業析出物と考 えられるこの欠陥は熱的に極めて安定であるので、デバ イスの熱処理プロセスでも消滅することはなく、デバイ ス活性領域に残留して接合リーク特性も劣化させる。

【0010】またOSFリング自体は、数mm~10m m程度の幅で発生し、約104個/cm²の高密度でO SFを含むことから、半導体素子の特性、例えば接合リ ーク特性を悪化させる原因になる。更に、この領域に は、ウェーハを無処理した際に108~109 cm-3の 密度で酸素折出物が発生する。この酸素折出物の核も熱 的に安定であり、1250℃の熱処理でも成長する。從 って、OSFリング自体もデバイスプロセス後の特性を 劣化させる原因になる。

【0011】シリコン単結晶の引き上げ速度を0.6~0. 5mm/ain に低下させた場合には、関1 (B) に示す

ハの中心付近にリング状または円盤状にOSFが発生す る。リングより外側の面積が増大するために、微化領部 圧特性は向上するが、代わってリング外側の外層部に転 位クラスタが発生する。この転位クラスタは大きさが約 10~20 µmで密度が約103 個/cm² 程度であ り、これも半導体素子の特性を劣化させる原因になるこ とは角知の通りである。

[0012].また、CZ法で育成されたシリコン単誌品 ウェーハには、職業不純物が1~2×1018 atoms/c m³ の後度で含まれている。そして、この数素不純物の 10 ためにデバイスプロセスでの無処理(例えば600~1 150℃×数十時間)により酸素析出が起こることは上 述した逢りである。この世界折出物はデバイス活性領域 に発生してデバイスの特性を劣化させる一方で、デバイ スプロセス中に発生する重金属汚染をゲッタリングする サイトとして作用する。

【0013】OSFリングより内質の領域では政策析出 が強く起こるため、通常のイントリンシックゲッタリン が錠(以下IG糞という)が得られるが、OSFリング 析出が起こりにくいため I G盤は低下する。

【0014】このように、引き上げ速度が0.8~0.5m m/sia の中途で背成されたウェーハは、OSFリング が残り、そのリング自体が欠陥発生領域であるだけな く、リングの内外にも欠陥が発生するため、高負权反の 半導体素子の製造には適さない。

【0015】一方、引き上げ速度が0.5mm/min 以下 の低速で育成されたウェーハでは、図1(C)に示すよ うに、OSFリング領域はウェーハの中央部で指訟し、 これに伴いリングより内側の赤外数乱大幅が発生する領 30 .. (0022) 間2から分かるように、V/G値が0.20 **岐も消える。しかし、ウェーハの全面に転位クラスタが** 発生する。転位クラスタの発生がデバイス特性の低下や I G能の低下の原因になることは上述した通りである。 従って、低速管成ウェーハも高美程度学等体素子の製造 に適さない。

【0016】以上のように、現状のCZ法によるシリコ ン単結晶の育成では、引き上げ速度をいかに調整しても 若晶径方向の少なくとも一部に有着大陥が生じ、全面無 久降のウェーハは製造されない。

がない高品質なCZ法育政のシリコン単語基ウェーハお よびその製造方法を提供することにある。

 $\{0018\}$

【課題を解決するための手段】ところで本発明者らは先 にOSFリングの発生位置に関し次のような重要な平実 を得た。

【〇〇19】関一の構造を有する結晶資建築度では、〇 SFリングの径は結晶の引き上げ速度に依存して変化 し、引き上げ速度の低下と共にその径は減少するが、實

の引き上げ速度であってもOSFリングの径は異なる。 しかし、単結晶の引き上げ速度をV (mm/sin') と し、シリコン配点から1300でまでの高速域における 引き上げ軸方向の貧暴内基度勾配の平均値をG(TC/F m)とするとき、V/Gで表わされる比によりOSF! ングの径は一截的に決定される。つまり、V/G値をを ・ 毎することにより、OSFリングを狙いとする位置にす : 生させることができ; また搭載させることも可能とな

【0020】しかしながら、V/G値の割奪によりOS . Fリングの発生位便を制御しても赤外散乱大陥、転位? . ラスタ等のGrown-in大路まで搭載させることはできな 61

. 【0021】そこで本発明者らは大阪分布に及ぼすソット . G質の影響を次のようにして調査した。単純品の展から それぞれ100, 200, 300, 400mmの各位記 に固液界面がある場合の温度分布を総合伝統解析により 求めた。この伝統解析においては、監弦内の対法による **温度分布の効果が考慮されていないと、実際と異なる**ほ より外側の転位クラスタが発生する領域では、この設定 20 被界面形状が得られ、またこれによって雑品内の谷に臣 被界面に近い高端部での温度分布が実験のものと若干気 なることが懸念される。この計算上の問題を改善し、資 観部におけるより正確な極度分布を得るために、さらに 上記各位世での智祉界面の形状を実践品から計測し、界 面での程度をシリコンの配点として、これと上記伝統計 算による結晶表面での速度を境界条件として再び結晶内 部の軸方向温度分布を計算し、これから軸方向温度勾定 の径方向分布を計算した。径方向位置を摂動とし、V/ G値を凝縮として欠陥分布を示したのが関2である。

mm² / C·sin 未満の場合、極方向全域において転位 クラスタが発生する。V/G値が0.20mm? /C:#i a より大きくなるに連れて無大暗領域、OSFリング発 生領域、赤外数乱欠陥発生領域の順に領域が変化する。 ここで無欠陥領板の下限は径方向位置に関係なく一定 (0.20mm² /C·ein)・であるが、上級は結晶中心 と結晶外層から30mmまでの位置との間では一定(0. 2 2 mm² / C·min) となり、結晶外周から3 0 mm までの位置と結晶外層位置との間では、結晶外層に近づ 【0017】本発明の目的は、全面にわたって有害大路 40 くに遅れて大となる。そして、ホットゾーン構造が異な る場合でも各種欠陥はこの国に従って分布する。

【0023】すなわち、ホットソーン構造と引き上げ这 度が決まると、その管成装置が持つ結晶径方向でのV/ G値が破線のように決定される。引き上げ速度がVI の 場合、そのV/G曲線が赤外数乱欠陥発生領域を提切る 若基部位で赤外数乱欠陥が生じ、OSFリング発生領域 を領切る結晶部位でOSFリングが発生する。よって引 き上げ速度がVIの場合はウェーハの最外層部にOSF リングが発生し、その内側の傾転には赤外散乱欠陥が生 蚊装置が相違し、ホットソーン構造が変化すると、同一 50 じる。引き上げ速度が低下するとV/G台線は V_{2} V

. Til andsin

4. V4. V5 のように移動し、結晶に発生する欠陥の 径方向分布が変化する。

【0024】ここで注目すべきことは、CZ法によるシ リコン単結晶の育成では単結晶の径方向全域において無 欠陥となるV/Gが存在すること、換言すればV/Gに よっては単結晶の径方向全域において欠陥を無くすのが 可能であること、しかし従来の育成では単結晶の引き上 げ速度に関係なくV/G曲線が一般に右下がリとなるた め径方向全域において無欠陥とするのができないことの 2点である。

[0025] V/G曲線が右下がりとなるのは、後で詳 しく述べるが、結晶内の轄方向温度勾配が中心部に比し て外周部で大きいことによる。すなわち、Vが一定の状 冠でCが中心から外層へ向かうに連れて増大するために V/G曲線は右下がりとなる。そのため径方向の全域に おいて無欠陥となるV/Gが存在するにもかかわらず、 ウェーハ全面を無欠陥にすることはできない。

【0026】例えばVがV」の場合はウェーハの最外層 部にOSFリングが発生し、その内側に赤外数乱欠陥が より遅いVz 、V3 になると、ウェーハの径方向中間部 にOSFリングが発生し、その外側は無欠陥領域となる が、内側には赤外数乱欠陥が発生する。これは中速育成 であり図1(A)に相当する。Vが更に遅いVe になる と、ウェーハ中心部にOSFリングが発生し、その外側 に無欠陥領域が残るが、最外層部には転位クラスタが発 生する。これは図1 (B) に相当する中途實成である。 Vが更に遅いVs になると、OSFリングは中心部で清 **家するが、ウェーハ全面に転位クラスタが発生する。こ** れは図1 (C) に相当する低速宵成である。また仮に、 30 においては外層に向かって漸次増大している。従って、 結晶中心部でV/Gを大路が生じない0.20~0.22m m² /で・min に管理しても、結晶中心部から外れるに 連れてV/Gが低下するために、中心部以外は転位クラ スタを生じる。

【0027】このように、CZ怯によるシリコン単結基 の育成では、単結晶の径方向全域において無欠陥領域を 形成し符るV/Gが存在するにもかかわらず、V/Gが 右下がりの曲線であるために、ウェーハ全面を無欠陥と することができない。

【0028】しかしながら、もし仮に、単結晶の径方向 40 においてV/Gを径方向に一定の連線、あるいは外層部 において衝域する右上りの曲線とすることができれば、 径方向の全域において欠陥の発生を防止することができ る。この仮定に基づき本発明者らは更なる調査解析を行 なった。その結果、結晶育成装置のホットゾーンの構造 によってはV/Gを図2に実謀で示すような直線乃至は 右上りの曲線とすることができ、その結果、単緒晶の径 方向全域において無久陥領域が形成され、ここにこれま で不可能であった全面無欠陥ウェーハの製造が可能にな ることを知其し、本発明を完成させるに至った。

【0029】本発明のシリコン単結晶ウェーハは、CZ 法により育成されたシリコン単結晶ウェーハであって、 無確化処理をした際にリング状に発生する酸化誘起程度 久降 (OSF) がウェーハ中心部で消滅した低速育成ウ エーハであり、且つウェーハ全面から転位クラスタが舒 除されていることを特徴とする。

【0030】また本発明のウェーハ製造方法は、CZ法 でシリコン単結晶を育成する際に、引き上げ速度をV (mm/min)とし、シリコン融点から1300でまで 10 の温度範囲における引き上げ軸方向の諸島内温度勾配の 平均値をG(で/ein)とするとき、V/G値を結晶中 心位置と結晶外層から30mmまでの位置との間では0. 20~0.22mm²/C·min とし、結晶外層から30 □□までの位置と結晶外層位置との間では0.20~0.2 2mm²/で・sin とするか若しくは結晶外層に向かっ て漸次増加させることを特徴とする。

[0031]

【作用】本発明のウェーハは、OSFリングがウェーハ 中心部で消滅した低速管成ウェーハであるので、OSF 発生する。これは従来一般の高速育成である。VがV1 20 およびその内側に発生する赤外数乱欠陥を含まない。そ して、外側に発生するはずの転位クラスタも排除されて いる。よって全面にわたり有害欠陥のない高品質ウェー ハとなる。

> 【0032】また、本発明のウェーハ製造方法では、結 基径方向でV/G値が無欠陥領域のみを横切るようにC 2.炉の温度分布を調節する。ここで無大路領域の下限値 は、0.20mm² / C・sin で一定であり、上級値は、 外層から30mmを除く部分においては、0、22mm? /℃・min で一定であり、外層から30mmまでの部分 V/G値を結晶中心位置と結晶外層から30mmまでの 位置との間では0.20~0.22mm²/℃·sin とし、 結晶外層から30mmまでの位置と結晶外層位置との同 では0.20~0.22mm²/C·sia とするか若しくは 結晶外層に向かって漸次増加させることにより、OSF リングが結晶中心部で消滅し、且つ転位クラスタを含ま ない低速育成結晶が得られる。

[0033]一般に結晶内の軸方向温度勾配は中心部に 比較して外層部が大きい。これは、CZ炉内の発熱部が 結晶よりも下にあり、結晶の上方と周囲が低温部である ことから、固液界面から強入した無流が結晶中を引き上 げ軸にそって上方及び結晶の表面方向(外層)に向かっ て流れることで、結晶が冷却されるためであり、結晶が 冷却され易い炉ほど結晶表面からの放熱が大きく、外周 部での程度勾配は大きくなる傾向がある。従って、結晶 冷却能の大きい構造を有する一般のCZ炉では、一定の 引き上げ速度で成長中の結晶内のV/Gの径方向分布 は、中心から外層に向かって低下する傾向がある。この ようなCZ炉では、中心部でV/G値が図2の無欠路領 50 蛟にあったとしても、外海に近づくとこの領域から外

れ、転位クラスタが発生する領域を横切るため、転位ク ラスタの発生は避けられない。こう 【0034】しかし逆に、雑品が冷却されにくいCZ炉 は、熱液の方向が外周よりも主に上方に向かって使れ、 逆に致点に近い高温部の諸島表面は、敵液や石英母塔、 ヒーター等からの移射によって、温度が相対的に高くな る傾向があるため、極度勾配は中心よりも若干低くな る。ただし、二緒最表面からの放棄も少なからずあるた め、無制限に温度勾配が小さくなることはない。このこ とから、雑品が冷却されにくい構造を有するCZ炉で は、V/G値は径方向に一定か、もしくは若干増大し、 無削疑に増大しない傾向となる。使って、このようなC 乙炉を使用し、且つ結晶中心部でV/G値を無欠路領法 に存在させておけば、V/G値は径方向全域において無 欠陥領域から外れることはない。その結果、OSFリン グが結晶の中心部で消滅した低速管政策品でありなが ら、転位クラスタが発生しない単雑品が得られる。

【0035】 雑品内の融点に近い高温部における逆反勾 配は、結晶軸方向で必ずしも一定ではなく、トップ部か らテイル部にかけて若干変化する。これは、結晶放長等 20・図3中の引き上げ量に対応する。 に一定の直径を維持するためにヒーターパワーが変化す ることや、一緒品長、接触液量等の変化によってCZが内 の熱的な環境が徐々に変化することによって、結晶に後 入徒出する熱流が変化するためである。従って、従来の CZ 法においては、引き上げ会の増大に伴う結晶利方向 の温度勾配の変化によってV/G値も変化し、発生する 大陸分布も軸方向にわずかずつ変化する"(図3季度)。 【0036】そこで、結晶軸方向の過度勾配Gの変化に 対して、V/Gが一定になるように引き上げ速度Vを調 においても全面無欠陥とすることが可能となる。このよ うに、大路制御の目的で引き上げ建度を制御したとして も、結晶の度径例御は従来と阿保に可能である。すなわ ち、ヒーターパワーの制御とそれと連動さたは独立に 大路制御のために必要な目標引上速度の用りで、数秒の 時間毎に一定のスパンで引き上げ速度を変動させたとし ても、平均の引き上げ速度Vは変わらず、目的とするV /G値は維持される。これは、このようた短時間の引き 上げ速度の変動に対して、大路の発生が影響されないた めである。

[0037]

(実施例)以下に本発明の実施例を説明する。

【0038】18。石英坩堝及びカーボン坩堝が設定さ れた6°単結晶の管理可能なCZ炉において、坩堝の用 間に設置された円筒状のカーボンヒーターと堆場との相 対位位、育成結晶の層質に設置されたカーボンからなる 厚さ5mm、関ロ径200mmの中円錐形状の輻射速度 体の先端と融液表面との距離、ヒータ周囲の新熱材減速 等の種々条件を総合伝統計算によって覆々検討し、結晶

Gがほぼ一定で、外属から30mmまでの領域において は外層に向かってVンGが単鏡に増大するように、上記 条件を決定した。計算結果を図3に示す。図中の0...1 00…700m四は結晶引き上げ重である。

8

【0039】上記条件を決定した後、18 石英坩堝に 高純皮多種品シリコンを65kg入れ、ポロンをドープ して、多結晶シリコンを加熱溶解し、直径が150mm で結晶成長方位が〈100〉の単結晶を引き上げ速度が 20:45mm/ein の低速で長さ1300mmまで育成し 10 法。

[0040] 育成後の結晶を結晶軸方向と平行に厚さ1. -5mmで切り出し、HF台よびHNOJ.からなる複数溶 核中で加工変を潜解除去し、さらに番HF補被中に提供 し、その後軍沈水でリンスし乾燥させた。このサンブル を800℃/4hr+1000℃/16hr乾燥炭中 で発処理した後、X線トポグラフによって欠陥の発生分 布を調べた。久陥の分布を図4に示すが、調べた久陥の 分布は以下のように図3の計算結果に対応するものとな った。なお、図4中の数字は単装品の層からの長さで、

【0041】引き上げ速度Vと融点から1300でまで の結晶粒方向進度勾配の平均値Gとの比V/Gは、結晶 の径方向に中心から45mmの位置まではほぼ一定値 …で、4 5 mmの位置からは外層部に向かって単調に増大 している。なお、中心から45mmの位置は外層から3 ・** 0mmの位置である。

【00~2】 V/Gをこのように管理した結果、結晶ト ップから200mmまでの執方向部位では、結晶中心部 でのV/Gが0.20mm^I/C・ain 未満であり、径方 登する(図5字段)。そうすることにより、一般方向全装 - 30 。向全域に転位クラスタが発生した。200mmから50 Ommにかけては、雑品中心部でのV/Cが0.22~0. 2.0 mm² / で・sia となっており、特に400mm近 券では結晶中心から4 5mmまでの領域でV/Cが0.2 2~0.20mm1/C·sia に維持され、4.5mmから 外側の領域でV/Gが単調に増加し、これらにより径方。 向全域でV/Cが無欠階領域内に管理されたため、径方 向全板でOSFリングや赤外飲乱欠陥等のその他の音音 なGrown-in欠略の発生は見られなかった。500mmか ら結晶テールにかけての部位では、発品中心部でのV/ 40 Cが0、22mm²/C·sia を超えたため、OSFリン グが発生し、その内側には赤外敷乳欠陥が発生した。 【0043】このような結果をふまえて次に、図5に示 すように、前記実施例における400mm近例でのV/ G曲線を結晶軸方向の全長において再現した。すなわ ち、結晶中心から4 5 mmまでの領域でV/Cが0.22 ~0.20 mm² / C・ain に維持され、45 mmから外 側の領域でV/Cが単្に地加するように結晶結方向で の音楽引き上げ速度を設定した。引き上げ速度を除く他 の級業条件は前記其旋例と同様に設定し、6°Bドーブ 外海から30mmまでの領域を除く部分においてはV/ 50 〈100〉、結晶長1300mmの単結晶を育成した。

[0044]

R

【発明の効果】以上に説明した違り、本発明のシリコン単結晶ウェーハは、熱的に極めて安定でデバイス活性領域に残留または成長し、ゲート酸化原の信頼性や接合リーグ特性を劣化させる有害なGrown-in欠陥(赤外散乱欠陥、OSFリング、転位クラスタ)を全面にわたって含 10 まないために、高集費半導体景子に使用してその特性劣化を防ぎ、素子製造歩留の向上に寄与する。また、本発明のウェーハ製造方法によってこのような高品質のCZシリコン単結晶ウェーハが容易に製造可能となる。

【図面の簡単な説明】

【図1】CZ法で育成したシリコン単結晶ウェーハの欠


降分布を示す模式図である。

【図2】複雑を結晶径方向位置とし縦軸をV/Gとしたときの両者の関係(V/G曲線)および欠陥分布を示す図表で、V/G曲線の傾きが欠陥の発生に及ぼす影響を示す。

【図3】検験を結晶径方向位置とし接触をV/Gとしたときの両者の関係(V/G曲線)および欠陥分布を示す図表で、V/G曲線のレベルが欠陥の発生に及ぼす影響を示す。

図4】結晶軸を含む平面での大路分布を示す模式図で ある。

【図5】横軸を結晶径方向位置とし縦軸をV/Gとしたときの両者の関係(V/G曲線)および欠陥分布を示す図表で、軸方向全長にわたって欠陥の発生を防止する場合を示す。



1-0 min cirpled

